6.základní vlastnosti logických členů, obvody rtl, dtl, ttl, cmos, ecl ... - provedení, princip činnosti * s polovodičovými prv

6.Základní vlastnosti logických členů, obvody RTL, DTL, TTL, CMOS, ECL
... - provedení, princip činnosti
*
S polovodičovými prvkami můžeme realizovat libovolně složité
spínací funkce ve všech zařízeních na zpracování informací,
například v číslicových počítačích, v řídících obvodech
automatizovaných průmyslových zařízeních, v telefonních ústřednách
apod.
*
Činnost logických obvodů je založená na základních pravidlech tzv.
výrokové logiky, která pracuje s výrokami, které mohou být
pravdivé ( přiřazujeme jim log.1 ) anebo nepravdivé (přiřazujeme
jim log.0.) Z fyzikálního hlediska můžeme teda zpracovávat
informace v logických obvodech ve formě signálů (buď log.1 anebo
log.0).
Základní logické členy
Součinový člen - na výstupu je log. 1 (+12V) pouze tehdy, jsou-li na
obou vstupech log. 1
*
je-li na některém z vstupů log.0 ( nulové napětí ), na výstupu je
nulové
napětí ( log 0 ) ( viz tabulka a schéma zapojení )
b
a
y
0
0
0
0
1
0
1
0
0
1
1
1

Součtový člen - na výstupu je log. 0 pouze tehdy jsou-li na obou
vstupech log.0
- je-li na některém ze vstupů log.1, je na výstupu log.1
( viz tabulka a schéma zapojení )
b
a
y
0
0
0
0
1
1
1
0
1
1
1
1

Invertor - log.1 na vstupu dává na bázi tranzistoru napětí mezi 0-12V.
Tranzistor je otevřen
a na výstupu je nulové napětí – log. 0
- je-li na vstupu nulové napětí, je toto napětí i na bázi tranzistoru,
tranzistor je zavřen
( nevede ) a na vástupu je plné napětí 12V – log.1
a
y
0
1
1
0

Rozdělení logických obvodů
RTL - tranzistorové logické obvody s odporovou vazbou
(Resistor-Transistor-Logic).
DTL - logické obvody s diodovou logikou (Diode Transistor Logic).
TTL - logické obvody s transistorovou logikou
(Transistor-Transistor-Logic)
Integrované obvody RTL
*
Tyto obvody jsou dnes již spíše historickou záležitostí. ( tato
technologie má nejhorší statické a dynamické vlastnosti, byla
dražší a méně spolehlivější než IO – v současné době se již
nepoužívá ).
*
V zapojení uvedeném na obrázku dole se používá kladného napájecího
napětí, takže při kladné logice bude obvod realizovat logickou
funkci NOR. Při vstupní úrovni 0 budou oba tranzistory uzavřené a
na výstupu bude úroveň 1. Otevřením alespoň jednoho tranzistoru
(úroveň 1 na jeho vstupu) klesne výstupní napětí na úroveň 0

Integrované obvody DTL
*
Jsou to obvody s diodami na vstupech a s tranzistorem na výstupu.
Na obrázku je zapojení integrovaného obvodu realizujícího funkci
NAND

*
Vstupní diody spolu s odporem R1 pracují jako diodový logický
součin, jehož výstupní funkci neguje tranzistor T1, zapojený jako
invertor.
*
Jsou-li všechny vstupní svorky na úrovni 1, tranzistor T1 se přes
posouvací diody D3 a D4 otevře a na výstupu obvodu je úroveň 0.
*
Přivedením úrovně 0 alespoň na jeden vstup obvodu budou anody
vstupních diod D1 a D2 téměř na nulovém potenciálu a tranzistor T1
se uzavře.
*
Na výstupu obvodu bude úroveň 1. Tzv. posouvací diody D3 a D4
zajišťují dokonalé uzavření tranzistoru a zvyšují šumovou imunitu
obvodu tím, že svým prahovým napětím zvyšují nutnou napěťovou
úroveň pro otevření tranzistoru.
*
Rychlé uzavření tranzistoru zajistíme rychlým odvedením
přebytečného náboje z jeho báze. V integrovaných obvodech se proto
používá zapojení podle obr. dole.
*
Tranzistor T1 pracuje v nenasyceném stavu (čehož je dosaženo
připojením kolektoru mezi odpory R1 a R2), zvyšuje též proudové
zesílení, a tak umožňuje zvýšit logický zisk obvodu
*
Napájecí napětí těchto obvodů bývá asi 5 V, logický zisk N=10,
šumová imunita asi 0,8 V, zpoždění 10 až 30 ns.
TTL obvody
*
Je to nejrozšířenější a nejrozmanitější technologie. Vstupy a
výstupy jsou realizovány tranzistory. Na vstupu je tranzistor s
více emitory.
*
Základ tranzistorových logických obvodů s transistorovou logikou
(TTL = Transistor-Transistor-Logic) tvoří tranzistor s
vícenásobným emitorem, který umožňuje realizovat logické funkce.
Při popisu funkce lze vycházet z určité analogie s obvody DTL.
Přechody báze-emitor vstupního tranzistoru nahrazují diody
součinového hradla obvodu DTL, zatímco přechod báze-kolektor
nahradí posouvací diodu. Oproti obvodům DTL jsou však mnohem
příznivější podmínky na bázi tranzistoru T2. Je-li na jeden emitor
vstupního tranzistoru T1 přivedena úroveň logické 0, začne tímto
emitorem protékat proud v předním směru, tranzistor T1 se otevře a
z báze tranzistoru T2 je velmi rychle odveden přebytečný náboj
přes malou impedanci otevřeného tranzistoru T1. Tak je dosaženo
velké spínací rychlosti při zavírání tranzistoru T2. Připojením
všech emitorů vstupního tranzistoru na úroveň 1 bude tranzistor T1
pracovat v inverzním zapojení, t.j. zamění se funkce emitoru a
kolektoru. Otevře se tranzistor T2, a to spojením báze přes
otevřený přechod báze-kolektor tranzistoru T1, polarizovaným nyní
v propustném směru, a přes odpor R1 se zdrojem napájecího napětí.
*
Výstupní obvod je zapojen jako sériový dvojčinný stupeň. Je buzen
tranzistorem T2, zapojeným jako fázový invertor. V okamžiku změny
hodnoty výstupní funkce obvodu jsou po velmi krátkou dobu otevřeny
oba tranzistory T3 a T4. Odpor R4 v tomto případě omezuje
maximální hodnotu kolektorového proudu výstupního stupně. Dioda D
zajišťuje svým prahovým napětím spolehlivé uzavření tranzistoru
T3. Na obrázku je upravené zapojení koncového stupně TTL obvodu,
ve kterém je posouvací dioda nahrazena tranzistorem T5. Zapojení
se používá pro velmi rychlé nebo výkonové logické obvody.
*
V ustáleném stavu je otevřen vždy pouze jeden výstupní tranzistor,
takže při malém zatížení zdroje je dosaženo malé impedance jak pro
úroveň 0, tak i pro úroveň 1. Výstup se velmi dobře chová při
kapacitní zátěži, nízká výstupní impedance je výhodná i z hlediska
vlivu parazitních signálů na činnost obvodu. To je velká přednost
oproti obvodům DTL a RTL, jejichž výstupní impedance je v době
uzavření tranzistoru na výstupu obvodu určena pouze jeho
kolektorovým odporem.

  • QUALITY CONTROL CHARTS SYNOPSIS DS101 D FREEMAN ONE WIDELY
  • TÍTULO DO ARTIGO NA LÍNGUA ORIGINAL (PORTUGUÊS INGLÊS ESPANHOL
  • WORK INSTRUCTION ENVIRONMENTAL ASPECTS AND IMPACTS REF 2521
  • BAIONA 7 DE ENERO DE 2007 FIRMA DEL ACUERDO
  • DIRECTORIO DE FUNCIONARIOS 2019 DEPENDENCIA NOMBRE CORREO ELECTRÓNICO
  • U NIVERSIDAD DE BELGRANO ESCUELA DE ECONOMÍA Y NEGOCIOS
  • TOURNAMENT POCKET BILLIARD GAMES STANDARDISERADE VÄRLDSREGLER 1997 NEDANSTÅENDE REGLER
  • TECHNICAL MEETINGWORKSHOP ON MILESTONES FOR NUCLEAR POWER INFRASTRUCTURE DEVELOPMENT
  • KÓRNIK DNIA PROSZĘ WYPEŁNIAĆ DRUKOWANYMI LITERAMI WNIOSKODAWCA PEŁNOMOCNIK
  • PROGRAMACION CAMPEONATO ANUAL REGIONAL 2012 “ 100 AÑOS
  • EL MARCO FISCAL Y LEGAL DE LAS ORGANIZACIONES DE
  • JAHRESBERICHT 2011 SÄCHSISCHER LANDTAG 5 LEGISLATURPERIODE DER SÄCHSISCHE AUSLÄNDERBEAUFTRAGTE
  • SECTION COVER PAGE SECTION 32 31 00 20180815 CHAIN
  • S AXON PHONICS 101 SURVIVAL GUIDE FOR PARENTS
  • ZAŁĄCZNIK NR 1 FORMULARZ OFERTOWY ZSP32017EZU ZESPÓŁ SZKÓŁ
  • ZAŁĄCZNIK NR 1 DO UCHWAŁY NR 153117020 ZARZĄDU WOJEWÓDZTWA
  • ZAŁĄCZNIK NR 4 DO REGULAMINU PRAKTYKI ZAWODOWEJ WYDZIAŁU
  • SCHOOL PREPAREDNESS SELFEVALUATION A ASSESSMENT & PLANNING ACTIVITIES
  • ACCESS TO DATA BIOLOGICAL MATERIALS AND SUBJECTS THE
  • TALLER DE PROGRAMACIÓN SCRATCH EN NAVIDAD 28 29 30
  • CALIFICACIÓN C OLEGIO VILLA SANTA MARÍA COORDINACIÓN ACADÉMICA PROFESOR
  • BULGARIA Y RUMANÍA REF B 1538 12 DÍAS
  • PACKAGE 88 SCRIPT 9 JULY 2009
  • WEEK 1 DAY LUNCH DESSERT VEGETARIAN TEA DESSERT VEGETARIAN
  • PRIVATE SECTOR HOUSING ASSISTANCE POLICY 201820 FORWARD THE SELBY
  • AUTORIZACIÓN PRUEBAS DEPORTIVAS ESPECTÁCULOS PÚBLICOS Y ACTIVIDADES RECREATIVAS INDICE
  • REDDITCH BOROUGH COUNCIL ALLOTMENT TENANCY AGREEMENT PARTIES (1) THE
  • JORNADS “CREATIVIDAD + DISEÑO DE NEWSLETTER PROMOCIONALES PARA TÚ
  • 12200 ELECTRICIDAD Y ELECTRÓNICA BÁSICAS CAPÍTULO II TP 3
  • 082996 AVISO POR EL QUE SE DA A CONOCER